IDS Doc. Ref. **AJ26** For Appl. No. 10/719,058

### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平9-171399

(43)公開日 平成9年(1997)6月30日

(51) Int.Cl. <sup>6</sup>	識別記号	<b>庁内整理番号</b>	FΙ	技術表示箇所
G10L 9/14			G10L 9/14	Н
H 0 3 H 17/02	601	9274-5 J	H 0 3 H 17/02	601H

## 審査請求 未請求 請求項の数6 OL (全 7 頁)


潮
躑

## (54) 【発明の名称】 音声合成方法及びその合成回路

# (57)【要約】

【課題】 演算量や消費電力を低減することにある。

【解決手段】 DSP10から出力する音源信号をD/A変換器11でアナログ変換し、アナログ音源信号と予測信号を加算器14で加算して合成音声信号を出力しサンプルホールド回路12でホールドした合成音声信号を出力する。予測信号の合成は、合成音声信号をアナログ遅延回路16~18で遅延させて複数の遅延合成音声信号を出力し、DSP10から出力する線形予測係数を切替器13及びレジスタ23~25を通して重み係数として入力し、アナログ重み付け回路19~21により前記遅延合成音声信号に重み付けし、この複数の重み付け遅延合成音声信号をアナログ合成器22で合成して予測信号を出力する。



# 【特許請求の範囲】

【請求項1】 合成音声信号を遅延させて複数の遅延合成音声信号を生成し、線形予測係数を重み付け係数として前記遅延合成音声信号を重み付け合成して予測信号を出力し、入力音源信号をアナログ変換し、該アナログ変換した音源信号と前記予測信号とを加算して合成音声信号を出力することを特徴とする音声合成方法。

【請求項2】 音源信号と下記重み付け合成回路の出力である予測信号とを加算してその結果である合成音声信号を出力する加算器と、該加算器の出力する合成音声信号を遅延させて複数のタップ出力として出力する遅延回路と、線形予測係数を重み付け係数として前記該遅延回路のそれぞれのタップ出力を重み付け合成しその結果として予測信号を出力する重み付け合成回路とから構成される線形予測分析による音声合成回路において、

前記遅延回路および重み付け合成回路の少なくとも1つ はアナログ回路を用いて構成されたことを特徴とする音 声合成回路。

【請求項3】 前記アナログ遅延回路は、多段のサンプルホールド回路で構成されたことを特徴とする請求項2記載の音声合成回路。

【請求項4】 前記アナログ重み付け合成回路は、重み付けインピーダンス合成回路であることを特徴とする請求項2記載の音声合成回路。

【請求項5】 合成音声信号を所定のタイミングでシフトし線形予測分析次数 p に対応する p 段の遅延合成音声信号を出力するアナログ回路により構成された遅延回路と、線形予測係数を重み付け係数として前記遅延回路のp 段の遅延合成音声信号にそれぞれ重み付けを行い重み付けされた p 個の遅延合成音声信号を出力する p 個のアナログ回路により構成された重み付け回路と、該重み付け回路の出力である重み付けされた p 個の遅延合成音声信号を合成して、音源信号と加算することにより前記合成音声信号を生成するための予測信号を出力するアナログ回路により構成された合成器とで構成されたことを特徴とする音声合成回路。

【請求項6】 音声信号を入力し線形予測分析を実行して線形予測係数と音源信号を計算、または線形予測係数情報と音源信号情報を伝送路またはメモリから入力して線形予測係数と音源信号を出力するDSPと、

該DSPより出力されるディジタル形式の音源信号をアナログ信号に変換し出力するD/A変換器と、

該D/A変換器の出力である音源信号とアナログ回路により構成された合成回路の出力である予測信号を加算して合成音声信号を出力する加算器と、

該加算器の出力である合成音声信号を所定のタイミング でホールドして出力するサンプルホールド回路とを備え て成り、

かつ、前記合成回路は、前記加算器の出力である合成音声信号を所定のタイミングでシフトし線形予測分析次数 pに対応するp段の遅延合成音声信号を出力するアナログ回路により構成された遅延回路と、

前記DSPからの出力である線形予測係数を入力し各係数毎に別々のレジスタ回路に書き込むために出力を切り替える切り替え器と、

該切り替え器からの出力である線形予測係数を入力し一次的に蓄える線形予測分析次数 p に対応する p 個のレジスタ回路と、

該p個のレジスタ回路からの出力を重み付け係数として 前記遅延回路のp段の遅延合成音声信号にそれぞれ重み 付けを行い重み付けされたp個の遅延合成音声信号を出 力するp個のアナログ回路により構成された重み付け回 路と、

該重み付け回路の出力である重み付けされたp個の遅延 合成音声信号を合成して予測信号を出力するアナログ回 路により構成された合成器とで構成されたことを特徴と する音声合成回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、音声符復号化装置 や音声合成装置に用いられる音声合成方法及び合成回路 に関するものである。

[0002]

【従来の技術】線形予測分析による音声合成回路は、D SP(ディジタル・シグナル・プロセッサ)によりディ ジタル処理で実現されている。

【0003】一般的に、音声符復号化装置や音声合成装置で用いられる線形予測分析による音声合成回路では、音源信号を数1式の全極型ディジタルフィルタH(z)に入力し、出力として合成音声を得る。フィルタの重み係数としては線形予測係数を用い、分析フレーム(10~30ms)毎に重み係数を更新する。

[0004]

【数1】

[数1]

$$H(z) = \frac{1}{Ap(z)}$$
,  $Ap(z) = 1 + \alpha_z Z^{-1} + \alpha_z Z^{-2} + \cdots + \alpha_p Z^{-p}$ 

 $Z=e^{j\lambda}$ ,  $\lambda=2\pi f T$  , T= サンプリング周期

【0005】ここで、 $a_1$ 、 $a_2$ 、…、 $a_p$ は線形予測係数であり、分析次数p=10次が用いられる。数1で表

される音声合成回路は、音源信号に声道特性(音声のスペクトル包絡特性)を付加する機能を持つ。音源信号

と、重み付け合成回路での重み付け係数として用いられる線形予測係数は、線形予測分析(公知の技術)により求められる。

### [0007]

【発明が解決しようとする課題】ここで問題となるのは、この合成処理に必要な演算量がDSPにとって負担になることである。即ち、サンプリング周波数を8000Hz、1フレーム長を10ms(80サンプル)、分析次数を10次とすれば、1フレーム内の演算量は、20(積和算10回(タップ数)、シフト10回)\*80(サンプル数)=1600回となる。この演算量は、DSPの消費電力を増加させる。また、これを携帯端末に用いる場合、通話時間が著しく制限されるなどの問題がある。

【0008】本発明の目的は、このDSPの演算量や消費電力の増大の問題を解決することにある。

#### [0009]

【課題を解決するための手段】前記の目的は、携帯端末 の低消費電力化を狙い、遅延回路、重み付け合成回路に ついて低消費電力のアナログ回路を用いることによって 達成される。

【0010】また、前記の目的は、入力信号である音源信号と重み付け合成回路の出力である予測信号を加算して、その結果である合成音声信号を出力する加算器と、該合成音声信号を遅延させ複数のタップ出力として出力する遅延回路と、線形予測係数を重み付け係数として前記遅延回路のそれぞれのタップ出力を重み付け合成し、その結果として予測信号を出力する重み付け合成回路とから構成される線形予測分析による音声合成回路において、前記遅延回路および重み付け合成回路の少なくとも1つをアナログ回路を用いて構成したことによって達成される。

【0011】前記の手段によると、線形予測分析による 音声合成回路において遅延回路、重み付け合成回路をア ナログ回路により実現することにより、音声合成回路の 消費電力を低減することができ、これを携帯端末に使用 した場合、通話時間を長く保つことができる。

# [0012]

【発明の実施の形態】図1は本発明の線形予測係数を用いた音声合成回路の一実施形態を示す。DSP10は、本装置が音声符復号装置に用いられる場合は、入力r1として音声信号を入力し、線形予測分析を実行し、線形

予測係数と音源信号を計算する、または、入力r1として線形予測係数情報と音源信号情報を伝送路から受信するとともに、後述するアナログ回路を制御するための種々の制御信号を生成する。また、本装置が音声合成装置に用いられる場合は、入力r1としてメモリ等に記憶されている線形予測係数と音源信号の情報を入力するとともに、後述するアナログ回路を制御するための種々の制御信号を生成する。点線の枠で囲まれた部分15、サンプルホールド回路12、および加算器14がアナログ回路で構成される部分である。

【0013】DSP10より音源信号a1がディジタル系列で出力され、D/A変換器11によりアナログ信号b1に変換される。この時の変換速度は、サンプリング周波数8000Hzとし、クロックm1により与えられる。アナログに変換された音源信号b1は、加算器14により、後述する予測信号11と加算され、合成音声信号c1となる。合成音声信号c1はサンプルホールド回路12により所定のサンプリング間隔でホールドされ、その出力であるp1は、LPFを施された後、合成音声としてスピーカより出力される(全体的なタイミングについては後で説明する)。

【0014】遅延回路は、サンプルホールド回路16,17,18,…により構成される(実際には、分析次数 p(p=10)分の個数が存在する)。遅延回路は、合成音声信号 c1を遅延させ、タップ出力として、d1, e1, f1,…を出力する。ここで、遅延回路のタップ数は、線形予測分析次数(10次)に対応し、10タップ構成とする。シフトタイミングは、クロックm1により与えられる。重み付け合成器は、重み付け回路(乗算器)19,20,21,…と合成器22により構成される(実際には、分析次数p(p=10)分の個数が存在する)。タップ出力d1, e1, f1,…はそれぞれ重み付け回路(乗算器)19,20,21,…により重み付けされた後、合成器22により合成され予測信号11が出力される。

【0015】ここで、各重み付け回路19,20,21,…に入力される重み付け係数(線形予測係数)の1,p1,q1,…は、レジスタ回路23,24,25,…(レジスタ回路についても実際には分析次数分の個数が存在する)からの出力であり、フレーム(ここで、フレームとは線形予測係数、音源信号情報を抽出する時間単位(分析フレーム)を意味する)の先頭で更新され、次のフレームが来るまで固定される。01は線形予測係数 $-a_1$ 、p1は線形予測係数 $-a_2$ 、q1は線形予測係数 $-a_3$ に対応する。

【0016】線形予測係数 $-a_1$ ,  $-a_2$ ,  $-a_3$ , ...,  $-a_n$ , のレジスタ回路へのセットは以下のように行われる。フレームの先頭で、DSP10からのディジタル形式の線形予測係数g1が出力され、制御信号h1に基づき、切り替え器13を切り替えながらレジスタ回路2

3, 24, 25, …にセットされる。セットの順番は、レジスタ回路23, 24, 25, … (遅延の小さい順に並んでいる遅延回路タップに対応) に対し、 $-a_1$ ,  $-a_2$ ,  $-a_3$ , …,  $-a_p$  (p=10) のように次数の低い順にセットする。

【0017】各線形予測係数g1はnビット(例えばn=16)の精度で符号化されている。これらを一時的に記憶するため、各レジスタ回路はnビット分のメモリを有している。これらのレジスタ回路への書き込みは、DSP10から線形予測係数出力の形態に合わせ、パラレルまたはシリアルで行われる。これらのレジスタ回路の内容の更新は、フレームの先頭で行われ、次のフレームの先頭が来るまで固定される。このタイミングについて後に説明する。

【0018】次に、重み付け回路19, 20, 21, … の構成を図2に示す。a2は重み付けされる入力であり、図1のd1, e1, f1に対応する。 $Z_i$  (i=1, …, n) 30, 31, …, 3nは入力側のインピーダンスであり、数2に示すようにコンデンサで構成される。

【0019】 【数2】

[数2]

$$Z_i = \frac{1}{j \omega c_i}$$
 (i = 1, 2.....n)

[0021]

【数3】

[数3]

$$Z_{f} = \frac{1}{j \omega c_{f}}$$

【0022】この重み付け回路の利得Gは、数4となる。

[0023]

【数4】

[数4]

$$G = -\frac{\sum_{i} c_{i}}{c_{i}}$$

 $i \in ON$ 

【0024】 重み付けされた出力 <math>e2は、図1でi1, j 1, k 1, …に対応し、これらは同図の合成器22に より加算され、予測信号11として出力される。 【0025】次に、図1においてサンプルホールド回路 16.17.18、…により構成されるアナログ遅延回 路の構成を図3に示す。図3はアナログ遅延回路の構成 例であり、バッファ101,105と、サンプルホール ド回路102~104とで構成されており、TP<sub>1</sub>~T P。はシフトした信号の出力端子である(図1のd1, e 1, f 1, …に対応する)。入力信号V<sub>in</sub>は、バッフ ァ101を経由して1段目のサンプルホールド回路10 2に入力される。1段目のサンプルホールド回路102 ではクロックCKの立ち上がりに同期して入力信号をサ ンプル保持しTP<sub>1</sub>に出力する。2段目のサンプルホー ルド回路103も同様に前段のサンプルホールド回路1 02の出力をサンプルして、そのまま次段に1クロック 遅らせてTP。に出力している。3段目以降も同様に1 ログシフトレジスタとして動作し、TP。~TP。に出力

【0026】図4はサンプルホールド回路の構成例を、 図5,6はバッファの構成例を示している。図4はバッ ファ201,204,207とCKがLの時にONにな りHの時にOFFになるスイッチ202と、CKがHの 時にONになりLの時にOFFになるスイッチ205 と、コンデンサ203,206とで構成される。このサ ンプルホールド回路の動作を図7を用いて説明する。 【0027】入力信号Sinはバッファ201を経由し、 クロックCKがLでスイッチ202がONの時はコンデ ンサ203に信号が伝達され、クロックCKがHでスイ ッチ202がOFFになるとコンデンサ203に入力さ れた信号は保持される。このときの入力信号Sinに対す るコンデンサ203の動作をバッファ204を経由した 出力をA点としている。同様にクロックCKがHでスイ ッチ205がONの時はコンデンサ206に信号が伝達 され、クロックCKがLでスイッチ205がOFFにな るとコンデンサ206に入力された信号は保持され、バ ッファ207を経由して出力信号S。、、となる。 【0028】図5,6はバッファの構成例で、図5はオ

【0028】図5,6はバッファの構成例で、図5はオペアンプ301を用いたボルテージホロワ回路、図6はインピーダンス素子401,402とオペアンプ403で構成した反転バッファである。

【0029】これらバッファ、サンプルホールド回路

は、ともに公知の技術として知られている。アナログ遅 延回路は、これら公知の技術を組み合わせる事により容 易に構成が可能である。

【0030】図8に本発明の動作説明を示す。同図 (a)はクロックm1に基づいて行われるD/A変換器 11の変換結果の出力及び遅延回路のシフトタイミング を示す。これは、入力音声のサンプリング周波数(80 00Hz)に対応する。同図(b)は、レジスタ回路2 3.24.25における線形予測係数の更新・固定のタ イミングを示す。この実施例では、分析フレームの最初 のサンプル区間(0.0125ms)の先頭から1/4 以内(3.125 $\mu$ s以内)に $-a_1$ ,  $-a_2$ , ..., -a。(p=10)の更新が行われる。その後、そのフレー ム中は、 $-a_1$ ,  $-a_2$ , …,  $-a_b$ (p=10)は固定 され、重み付け合成での重み係数として使用される。同 図(c)は、サンプルホールド回路12により合成音声 信号c1をホールドするタイミングを示す。その出力で あるs1は、同図(d)のように変化する。これにLP Fを施せば、アナログの音声信号となり、スピーカから 聞くことができる。

#### [0031]

【発明の効果】以上のように本発明によれば、1フレーム当たりのDSP演算量はクロックm1、音源信号a1、線形予測係数g1および制御信号h1を出力するための処理のみとなり、80(サンプル数)\*2+10(分析次数)=170回であり、従来のDSP1600回の1/10となり、これにより他のアナログ回路も低

消費電力で実現可能である。このように線形予測分析による音声合成回路において遅延回路、重み付け合成回路をアナログ回路により実現することにより、音声合成回路の消費電力を低減することができ、これを携帯端末に使用した場合、通話時間を長く保つことができる。

### 【図面の簡単な説明】

【図1】本発明の一実施形態の音声合成回路図。

【図2】図1の重み付け回路図。

【図3】図1のアナログ遅延回路図。

【図4】図3のサンプルホールド回路図。

【図5】図3のバッファ回路図。

【図6】図3のバッファ回路図。

【図7】図3の動作説明図。


【図8】本発明の一実施形態の動作説明図。


【図9】従来の音声合成回路図。

# 【符号の説明】

10…DSP、11…D/A変換器、12…サンプルホールド回路、13…切替器、14…加算器、16~18 …サンプルホールド回路、19~21…重み付け回路、22…合成器、23~25…レジスタ、30~3n…入力側インピーダンス、40~4n…スイッチ、51…アンプ、52…帰還インピーダンス、101,105…バッファ、102~10n…サンプルホールド回路、201,204,207…バッファ、202,205…スイッチ、203,206…コンデンサ、401,402…インピーダンス素子、301,403…オペアンプ。

【図1】 【図5】 [図1] 本発明の音声合成回路 [図 5]






Sin O Z 402 403 Sout

【図6】


【図2】

# [図2] 重み付け回路



【図3】


# [図3] アナログ遅延回路




【図4】


【図7】

[図 7] アナログ遅延回路の動作説明図





【図8】



[図 9] 従来の音声合成回路

